Acelerando Aplicações Limitadas por Memória com Processamento Próximo aos Dados: Do Design Arquitetural à Simulação de Sistema Completo, por João Vieira

No dia 21 de abril, o estudante de doutoramento João Vieira irá defender a sua tese Accelerating Memory-Bound Applications with Near-Data Processing: From Architectural Design to Full-System Simulation ("Acelerando Aplicações Limitadas por Memória com Processamento Próximo aos Dados: Do Design Arquitetural à Simulação de Sistema Completo"). A prova irá decorrer às 14 horas, no anfiteatro Abreu Faro (Complexo Interdisciplinar) do IST, no campus da Alameda.
A tese, do ramo de Engenharia Eletrotécnica e de Computadores, foi orientada pelo professor Pedro Tomás.
O júri será presidido pela professora Helena Geirinhas Ramos e constituído pelos professores Pedro Tomás e Leonel Sousa, docentes do DEEC, Luís Silva, do Técnico, João Ferreira, da Faculdade de Engenharia da Universidade do Porto, e Hervé Paulino, da Faculdade de Ciências e Tecnologia da Universidade Nova de Lisboa.